High-Level Synthesis of Digital Systems
Last Updated Date 2022-10-21
- Course Sorts:Talent Cultivation Project for Intelligence Network System and Application ／ Alliance of Intelligence Device SoC and Application
- Course Introduction:
- Course Introduction Video:
| 內容網要 | 智慧晶片系統與應用領域PBL學習重點 | 搭配實驗項目 | 上課時數 |
| Introduction to high-level synthesis flow | 了解高階合成(HLS)技術的概念與流程 | 無 |
上課 2 小時 實作 0 小時 |
| Fundamental of HLS and Coding Style | 學習HLS技術的基本用法 | Lab 1 |
上課 1 小時 實作 2 小時 |
| Design Optimization in HLS | 學習如何在HLS流程中替數位設計最佳化 | Lab 2 |
上課 1 小時 實作 2 小時 |
| Overview of selected applications | 以小專題形式熟悉完整的數位系統高階合成設計方法 | Lab 3 |
上課 1 小時 實作 3 小時 |
Course Attachments
Update Time 2022-06-02 22:01:35
Download Times 32 Introduction to High-Level Synthesis of Digital Systems
Update Time 2022-06-02 22:01:35
Download Times 36 Introduction to High-Level Synthesis interface protocol
Update Time 2022-06-02 22:01:35
Download Times 35 HLS Coding Style
Update Time 2022-06-02 22:01:35
Download Times 43 Data Types in HLS
Update Time 2022-06-02 22:01:35
Download Times 19 Lab 1: Vivado HLS flow on Xilinx ZYNQ-based board
Update Time 2022-06-02 22:01:35
Download Times 19 Lab 2: Matrix Multiplication on Xilinx Vitis IDE
Update Time 2022-06-02 22:01:35
Download Times 19 Lab 3
- 智慧晶片-終端裝置聯盟-數位系統的高階合成設計方法-實驗三簡要說明-1.pptx(359.98 KB)
Update Time 2022-10-24 16:20:28
Download Times 13 Reference Code for Lab1 ~ Lab3
- 智慧晶片-終端裝置聯盟-數位系統的高階合成設計方法-實驗用的範例-1.zip(15.11 MB)
Update Time 2022-07-04 10:45:24
Download Times 18