Loading...

RISC-V Pipeline CPU Design and Implementation

Course Application

Last Updated Date 2026-03-27

Course Sorts:RISC-V Curriculum Development Project ／ 114年度
Course Introduction:

這個課程主要介紹RISC-V Single-Cycle和Pipeline CPU的設計與實作，該課程分為課堂講解以及實驗操作如下
單元一: 介紹RISC-V I/S/R/B-Type 指令集和RISC-V CPU處理器的Datapath/Control unit
單元二: 介紹RISC-V Pipeline CPU的運作方式(forwarding和Hazard detection unit)
單元三: 利用RTL實作RISC-V I/S/R/B-Type指令集到Single-Cycle CPU處理器上
單元四: 部署Single Cycle CPU的RTL實作到FPGA板子上執行C程式

Course Introduction Video:

Course Attachments

Update Time 2026-03-27 10:12:02

Download Times 0

Module 1: RISC-V Single-Cycle CPU Architecture

RISC-V-114年度-RISC-V Pipeline CPU設計與實作-單元一: RISC-V Single-Cycle CPU硬體架構-1.pdf(2.35 MB)

Update Time 2026-03-27 10:12:02

Download Times 0

Module 2: RISC-V Pipeline CPU Architecture

RISC-V-114年度-RISC-V Pipeline CPU設計與實作-單元二: RISC-V Pipeline CPU硬體架構-1.pdf(2.73 MB)

Update Time 2026-03-27 10:14:13

Download Times 0

Module 3: RISC-V Pipeline CPU Design and Implementation

RISC-V-114年度-RISC-V Pipeline CPU設計與實作-單元三: 部署 RISC-V Single-Cycle CPU RTL FPGA-1.pdf(1.57 MB)

Update Time 2026-03-27 10:16:48

Download Times 0

Module 4: RISC-V Processor RTL Lab

RISC-V-114年度-RISC-V Pipeline CPU設計與實作-單元四: RISC-V 處理器RTL實驗-1.zip(4.20 MB)

Course Q&A