結合數位信號處理鎖相迴路之時脈資料回復電路設計與應用
最後更新日期 2026-04-30
- 課程分類:114-117跨域智慧晶片設計人才培育計畫 ／ 智慧感測電路聯盟
- 課程簡介:
- 課程介紹影片:
本課程旨在培養學生掌握數位信號處理（DSP）技術與鎖相迴路（PLL）於時脈資料回復（CDR）系統中的設計與應用能力，並提升其在智慧晶片多功能需求下之系統整合、協同設計與問題解決能力。
課程結合理論講授與實驗實作，透過系統化教學引導學生逐步分析並解決 PLL 與 CDR 設計中的關鍵問題。藉由 Matlab/Simulink 行為模型模擬與設計案例實作，使學生能將抽象理論轉化為具體且可驗證之設計成果，進而深化對電路行為、抖動效應及系統效能權衡之理解，並培養其於高速通訊與積體電路領域之創新設計能力。
課程內容：涵蓋 PLL/DLL 基本架構、相位偵測器與電荷幫浦設計，以及 CDR 架構、抖動傳遞與容忍分析，並透過多種 CDR 設計案例（如線性相位偵測器與 bang-bang 相位偵測器架構）進行系統化設計與驗證。
課程結合理論講授與實驗實作，透過系統化教學引導學生逐步分析並解決 PLL 與 CDR 設計中的關鍵問題。藉由 Matlab/Simulink 行為模型模擬與設計案例實作，使學生能將抽象理論轉化為具體且可驗證之設計成果，進而深化對電路行為、抖動效應及系統效能權衡之理解，並培養其於高速通訊與積體電路領域之創新設計能力。
課程內容：涵蓋 PLL/DLL 基本架構、相位偵測器與電荷幫浦設計，以及 CDR 架構、抖動傳遞與容忍分析，並透過多種 CDR 設計案例（如線性相位偵測器與 bang-bang 相位偵測器架構）進行系統化設計與驗證。
課程附件
更新時間 2026-04-06 12:52:24
人氣 10 鎖相迴路
更新時間 2026-04-30 15:59:30
人氣 13 延遲鎖定迴路
更新時間 2026-04-30 16:02:55
人氣 11 時脈與資料回覆
更新時間 2026-04-30 16:06:18
人氣 36