本模組開發四週共十二小時的投影片課程教材與實作教材。包括：(A) pipeline處理器瓶頸、(B) 靜態資料相依性優化、(C) 動態資料相依性優化、(D) 多指令發射處理器。我們運用llvm-mca靜態分析工具和gem5系統層級模擬器，做為實作模組之開發平台。藉由可視化模擬結果，幫助學生掌握資料衝突對處理器效能的影響，建立進一步從事計算機架構研究的核心觀念。

可參考教學資源URL:
[1] https://www.youtube.com/c/YiYuLiu/playlists
[2] https://www.youtube.com/playlist?list=PLu7X08EhejdpYjwFqC5rC_5LzQCCjRQG3