快取一致性是多核心RISC-V系統中最重要的議題之一，有鑑於目前多核心RISC-V教材多側重於快取一致性理論介紹，缺乏實務課程。因此，本課程將圍繞著RISC-V多核心快取一致性的主題，開發融合理論與實驗的完整教材。期望透過此教材，讓學生了解通一記憶體存取架構以及非統一記憶體存取架構下的快取一致性技術內容，以及其相對應的實作方法，並透過Gem-5多核心模擬環境實際操作以及驗證課程學習成果。此模組教材將包含此模組教材將包含以下內容

1. RISC-V多核心系統架構：本課程將簡要介紹當代多核心處理器的設計與挑戰，涵蓋多核心互聯(Tilelink)以及記憶體系統。
2. 統一記憶體存取架構的快取一致性：本課程將深入探討快取一致性的問題，詳細介紹常見的快取一致性協議，說明如何利用監聽匯流排技術來實現這些協議，並分析在現實世界的記憶體層級系統中實現該技術的成本與挑戰。
3. 非統一記憶體存取架構的快取一致性：本課程將深入介紹基於目錄管理的可擴展快取一致性。我們將詳細探討目錄的實現成本與優化技術，以及業界產品的實際應用。此外，課程將以具體例子闡述快取一致性對軟體效能的影響。