Vector and Floating-Point Extension Design and Implementation for Multi-core RISC-V Processors

Last Updated Date 2026-07-31

Course Sorts:Moe Talent Cultivation Project for Advanced IC Design ／ 114年度
Course Introduction:

隨著人工智慧、高效能運算與智慧邊緣裝置的快速發展，處理器對向量平行運算及浮點計算能力的需求日益提升。本課程以開放且具高度擴充性的 RISC-V 架構為基礎，介紹向量擴充（RISC-V Vector Extension, RVV）、浮點運算單元（Floating-Point Unit, FPU）及向量浮點模組整合之設計原理與實作方法。

課程內容涵蓋 RVV 的 VL、SEW、LMUL、Mask Control 與 Lane-based Execution，並說明 IEEE 754 浮點表示、加法、乘法、FMA、正規化及捨入等核心觀念。學生亦將進一步比較 Scalar FPU 與 Vector FPU 的架構及效能差異，了解向量資料路徑、暫存器檔案、管線控制與模組整合所面臨的設計挑戰。

本課程結合理論講授、課堂測驗、學習單與實作活動，循序引導學生進行 Verilog RTL 設計、功能模擬、邏輯合成、Gate-level Simulation、APR 與 Post-layout Verification。實作過程導入台灣半導體研究中心提供之 TSMC N16 ADFP 製程資源，使學生能由指令集與微架構設計出發，逐步體驗前端設計至後端實體實作的完整流程，並培養硬體效能分析、模組驗證及系統整合能力。