本課程模組聚焦於深微米節點（如 TSMC 16nm FFC）下，高能效 FinFET 標準元件（Cell Library）的佈局設計（Layout Design）與實務操作。內容涵蓋 FinFET 結構特性、PODE 與 CPODE 技術比較、自動佈線（APR）規範、DRC/LVS 驗證及 ERC 規則檢查。本模組特別規劃了完整的學生專題（Student Project）與實務訓練演練（Training Practices），旨在幫助學員掌握先進製程實體設計與 DTCO 優化技巧，具備銜接業界 IC 下線與實體佈局的實戰能力。